Cadence滕晉慶：AI有望讓芯片設計時間減半，但資深工程師仍是核心競爭力

OpenAI公佈了首款自研推理芯片Jalapeño的首批實測結果引發了巨大的關注，比性能更值得關注的是，AI直接參與了這顆芯片的開發。根據OpenAI的披露，AI被用於探索不同實現方案，縮短設計、測量和驗證循環，並優化芯片中的部分算術電路。Jalapeño從初始設計到tapeout只用了9個月。這並非“AI獨立設計了一顆完整芯片”，Jalapeño由OpenAI與Broadcom共同開發。這個“不完整”，恰好把一個被討論多年的問題推到了臺前：從AI參與芯片設計，到AI獨立完成一顆芯片，中間還隔著什麼？

在近日舉行的CadenceLIVE 2026期間，Cadence資深副總裁兼數字與籤核事業部總經理滕晉慶給出了兩個看似矛盾的判斷：AI EDA短期內有可能讓芯片設計效率接近翻倍，但至少未來五年，他仍看不到只憑AI就能生成一顆可用芯片。Cadence資深副總裁兼數字與籤核事業部總經理滕晉慶這意味著，AI EDA的拐點可能不會以“無人設計芯片”的方式出現。更早發生的變化，是芯片設計開始從“工程師操作一組EDA工具”，轉向“工程師定義目標，讓Agent調用整套工具鏈”。這也將同時改變工程師的價值和EDA公司的生意。AI有機會讓芯片設計的效率翻倍AI用於EDA並不是新鮮事。

幾年前，Cadence已經使用AI優化設計流程，隨後從對話式AI發展到具備推理能力的Tool Agent。過去一年大模型能力快速提升，Cadence又將工程經驗寫成Skill，進一步推出Super Agent。今年4月，Cadence發佈Agentic AI Stack，由AgentStack統籌ChipStack、ViraStack、InnoStack、AuraStack和SystemStack，分別覆蓋前端設計、模擬設計、數字實現與籤核、PCB與先進封裝以及系統設計。這個變化背後更重要的是，AI EDA正在從單點優化走向端到端協同。

過去談AI EDA，通常是RTL生成快了多少、驗證縮短多少，或者PPA提高几個百分點。Agent開始統籌不同設計環節後，對於模型和應用快速迭代的AI公司而言，一個更迫切的問題是：芯片設計週期能否直接縮短一半？滕晉慶將AI帶來的加速拆成兩個部分。一是縮短工具Runtime，減少每次設計迭代所需的時間；二是提升工程師生產力，讓一名工程師負責更多Partition。“藉助AI，設計在相同製程下設計相同的芯片，時間縮短一半是有可能的。”滕晉慶對表示。按照滕晉慶的估算，如果將Runtime和工程投入分別按減少約30%計算，兩者疊加後，完成相同任務的時間約為原來的49%，對應設計效率接近翻倍。

當然，這其中不包含晶圓廠排期、板卡開發及量產等後續環節。芯片規模還在持續增加，如果芯片複雜度翻倍，部分效率紅利也會被更大的設計吃掉。Cadence副總裁、中國區總經理汪曉煜指出，客戶的組織架構、團隊分工和協作方式能否適配Agent，會直接影響最終效果。工具側即便有兩倍提升，部署到客戶內部後可能會明顯打折。Cadence副總裁、中國區總經理汪曉煜在真實項目裡，AI EDA帶來的效率提升已經顯現。汪曉煜介紹，某客戶一個較大的Subsystem採用傳統設計驗證方法約需5周，使用ChipStack後約1天完成。

另一個4nm高性能CPU Core的設計收斂案例中，AI取得了接近資深工程師的結果，同時減少了人工分析日誌、調整約束和重複啟動流程的時間。這些案例表明了AI EDA在設計的不同流程能獲得的提升幅度不同，也足以說明，AI EDA已經越過演示階段，開始進入真實芯片工程流程。AI跑通完整設計流程不難，難的是讓芯片有競爭力既然效率已經可以接近翻倍，為什麼不能讓AI直接完成整顆芯片？答案不在於AI能否跑通流程，而在於最終設計有沒有競爭力。滕晉慶判斷，對於結構簡單、無需追求極致性能的設計區域，70%—90%有機會實現自動化。但CPU、GPU、NPU以及存在嚴重擁塞的關鍵Block，仍然需要資深工程師介入。

但決定一顆芯片性能上限的，往往不是大面積的簡單區域，而是其中最困難、最依賴專家經驗的10%左右。完整設計芯片的門檻也需要重新定義。“把一個RISC-V設計從頭跑到GDS，只能證明流程可以跑。真正的問題是，能不能做出一顆有競爭力的CPU。”汪曉煜說。能跑通流程，不等於能流片；能流片，不等於能量產；能量產，也不等於有商業競爭力。同一套CPU由不同團隊設計，最終性能可能相差很大。AI能夠完成多少流程決定設計速度，最難的10%則決定芯片上限。從現在到全自動設計，AI EDA還需要跨過三道門檻。第一道是多Agent協同。很多頭部公司內部已經出現大量針對不同任務的小Agent。

單個Agent並不難開發，困難的是如何把這些“小蘑菇”熬成一鍋能夠協同工作的“蘑菇湯”。這恰恰是其AI EDA的差異化優勢。Cadence的AI研發由CEO Anirudh Devgan親自推動，採用自上而下的研發規劃和跨產品線協同，而不是由不同團隊各自開發彼此孤立的小Agent。滕晉慶認為，“相比擁有多少‘小蘑菇’，能否通過統一規劃把不同Agent組織起來，才是Cadence相較其他EDA公司的重要優勢。”這種自上而下的規劃最終落在AgentStack上，由它統籌覆蓋前端、模擬設計、數字實現與籤核等環節的Super Agent。不過，統一入口不等於問題已經解決。

當前端、驗證、後端和Signoff Agent給出衝突判斷時，系統應該相信誰，仍是多Agent協同面臨的技術難題。第二道是確定性驗證。大模型認為一個結果“看起來合理”沒有意義，芯片最後必須滿足時序、功耗、面積等明確約束。特別是在3nm、2nm乃至1.4nm節點，一次模型幻覺就可能讓整個設計失敗。因此，AI不會繞開傳統EDA的籤核閉環。Agent可以自主拆解和執行任務，但最終仍需Tempus、Pegasus等確定性工具確認結果。Cadence強調的“三層蛋糕”也是同樣的邏輯：AI位於上層，基於物理、數學和計算機科學的核心算法是中層，底層還有提供算力的加速計算平臺。

AI可以放大核心算法的價值，卻無法補救底層算法的缺陷。第三道門檻是經濟賬。滕晉慶透露，其團隊今年單月的Token開銷已達到相當高的水平。AI EDA的競爭已經不只是哪個Agent更聰明，還要計算完成一個設計任務究竟需要多少Token，能否帶來足夠的ROI（投資回報率）。這也是滕晉慶判斷至少未來五年看不到AI獨立生成可用芯片的關鍵。芯片設計既包含可以自動化的重複工作，也包含創造性取捨和必須精確驗證的工程問題。更現實的路線，是AI、傳統EDA算法和工程師繼續融合。AI先替代重複工作，工程師的價值向判斷力遷移AI無法取代最難的10%，不意味著芯片工程師的工作不會變化。

滕晉慶將“fully automated”定義為把重複性工作自動做對，而不是取代人的創造力。“AI和人要一起打造更好的芯片。我們的目標，是幫助好的工程師獲得更大的生產力，設計出更好的芯片。”被AI率先壓縮的，是記憶菜單和命令、編寫腳本、反覆運行流程、查看日誌、調整參數等標準化工作。工程師的時間將更多轉向定義問題、做架構和PPA取捨、判斷AI結果是否可信，以及處理最困難的關鍵Block。AI EDA並不是在替代工程師，而是在提升工程師的效率，也是在重新給不同的工程能力定價。這也帶來一個更長期的問題：當大量基礎工作被AI完成，新工程師如何成長為專家？答案是成長方式會改變，成長通道不會消失。

過去，新人通過背命令、寫腳本和反覆跑流程積累經驗；未來，他們需要更多追問AI為什麼選擇這個Cell、為什麼採用這條優化路徑、PPA還能否繼續推進。汪曉煜強調，半導體基礎知識不能省略。工程師如果不瞭解芯片設計本身，就無法判斷AI的結果，更無法挑戰AI，完成最終決策和Silicon Bring-up。因此，AI降低了使用EDA工具的門檻，卻提高了定義問題和判斷結果的價值。會使用Agent只是起點，能夠挑戰Agent，才是從新人工程師走向資深工程師的新路徑。工程師越來越看不見工具，EDA公司的商業模式也要變比工程師分工變化更深的一層，是EDA產品形態和商業模式可能被同時重寫。

過去，一名後端工程師需要分別操作Innovus、Tempus、Pegasus等工具，客戶則按照不同工具、Feature、Copy和License採購。AgentStack成為統一入口後，工程師面對的可能只有一句任務描述：“把這個Block優化到指定的PPA目標。”至於背後調用了哪些工具、運行了多少次流程，工程師可能越來越不關心。工具不會消失，但會退到Agent背後。未來的工作流可能變成：工程師定義目標，Agent拆分任務並調用EDA工具，確定性引擎完成計算和籤核，工程師再處理最難的部分。當用戶越來越少感知具體工具，繼續按照單個工具和特性收費就會受到挑戰。

滕晉慶透露，Cadence CEO及管理層已經在討論Agent能力如何商業化。一種可能是採用Token-based模式，並根據Agent給工程師帶來的生產力價值收費。但這還不是Cadence最終的決定。汪曉煜表示，不同產品線對是否採用統一商業模式仍有不同意見，新模式推出後也可能繼續調整。最終標準仍然是能否持續為客戶創造可計算的ROI。可以確定的是，Agent業務很難完全沿用過去的License模式。EDA可能從銷售工具使用權，逐漸轉向按照用量、生產力價值乃至任務結果收費。這也讓Token成本成為EDA公司的新變量。

一方面，Agent創造了新的收費入口；另一方面，模型調用和算力支出也形成了新的成本結構。誰能用更少的Token可靠完成更復雜的設計任務，可能成為AI EDA下一階段的重要競爭力。OpenAI的Jalapeño證明，AI已經進入真實芯片的設計與優化流程。Cadence的判斷則揭示了另一面：從參與設計到獨立做出有競爭力的芯片，中間仍隔著多Agent協同、確定性驗證、複雜設計和經濟性等多道門檻。未來五年，AI EDA最先兌現的可能不是“無人設計芯片”，而是設計效率接近翻倍，以及工程師的工作重心從操作工具轉向定義問題和判斷結果。隨之變化的，還有EDA公司的產品入口和收費方式。

AI EDA真正的拐點，不是AI已經能夠獨立設計一顆芯片，而是工程師開始定義目標，讓Agent替自己操作整套工具鏈。