聯發科：第二款 AI ASIC 加速器有望 2028 年量產，英特爾代工 EMIB 進展良好

聯發科（MediaTek）在日前舉行的2026年第二季財報電話會議上，透露了其在AI專用積體電路（ASIC）加速器領域的最新進展。該公司首款AI ASIC加速器預計將於2026年第二季正式進入量產階段，而第二款產品的開發則更為順利，目標是在2028年啟動初步生產，並於同一年內實現量產。這項消息顯示聯發科正積極布局高效能運算與AI晶片市場，持續擴大其在雲端與邊緣運算領域的影響力。 針對第二款AI ASIC加速器的時程，聯發科管理層在電話會議中明確指出，該產品開發進度良好，有望在2028年完成初步生產（initial production）並隨後進入量產。這意味著聯發科正以兩代產品逐步建立其AI加速器的產品線，從首款晶片的量產經驗中吸取教訓，進一步優化後續設計與製程。市場預期，聯發科在AI ASIC領域的布局，將有助於其爭取更多來自大型雲端服務供應商或資料中心客戶的訂單。 在先進封裝技術方面，聯發科已將英特爾代工服務（Intel Foundry Services）的EMIB-T（嵌入式多晶片互連橋接）技術，與台積電的CoWoS（晶圓上晶片封裝）技術並列，視為其關鍵的2.5D異質整合先進封裝方案。聯發科代表在會中對分析師提出的「EMIB正朝著2028年量產目標穩步推進」的看法表示肯定，證實這項來自英特爾的代工封裝技術，在聯發科的產品藍圖中扮演著重要角色。 除了封裝技術的進展，聯發科也同步更新了高速I/O IP的開發狀況。該公司表示，其448G SerDes（串行器/解串器）高速I/O IP開發順利，展現出聯發科在超高速資料傳輸領域的技術實力。此外，聯發科正持續在台積電的COUPE（緊湊型通用光子引擎）平台上，開發基於CPO（共封裝光學）的光互連系統解決方案，以因應未來AI與高效能運算對更高頻寬與更低功耗的需求。 聯發科也進一步強調，公司已提供端到端的3.5D立體堆疊高階晶片平台，這項技術能夠將不同製程的晶片（如邏輯晶片、記憶體、感測器）垂直整合，實現更緊密的連接與更高的效能密度。這些先進封裝與互連技術的布局，顯示聯發科正從單一晶片設計，逐步擴展至系統級解決方案的提供者。 為了確保供應鏈的穩定產能，並支持從AI ASIC晶片向全規模系統與平台的戰略擴展，聯發科董事會已批准了一項總額高達50億美元（根據現行匯率約合337.99億元人民幣）的自由裁量資金。這筆資金將為聯發科未來在產能預訂、研發投資、以及客戶專案合作等方面提供額外的財務靈活性，有助於公司加速在AI基礎設施市場的布局。 整體而言，聯發科在本次財報會議中展現了其在AI ASIC領域的長遠規劃，從首款產品即將量產，到第二款產品鎖定2028年，再到先進封裝、高速I/O、光互連以及立體堆疊技術的全面發展，並配合大規模資金投入，凸顯其對AI與高效能運算市場的高度重視。隨著英特爾代工EMIB技術的逐步成熟，聯發科在先進封裝供應鏈上將擁有更多元化的選擇，有助於降低風險並提升產品競爭力。 業界分析認為，聯發科在AI ASIC領域的布局，不僅能與現有主要客戶深化合作，更有機會吸引新的雲端或企業級客戶。隨著2028年第二款產品量產目標的接近，聯發科在全球AI晶片市場中的角色將愈發關鍵，而其在先進封裝與高速互連技術上的持續投入，也將為其未來的產品效能提供堅實的技術基礎。